芯东西（公众号：aichip001）
作者 | ZeR0
编辑 | 漠影
芯东西10月11日报道，10月8日，复旦大学团队研发的全球首颗二维-硅基混合架构闪存芯片，相关研究成果在国(guo)际顶级学(xue)术期刊Nature上发表。
该成果将二维超快闪存与成熟互补金属氧化物半导体（CMOS）工艺深度融合，攻克了二维信息(xi)器(qi)件工程化(hua)的(de)关(guan)键难题，解决了存储速率的(de)技术难题。
据复旦大学公众号介绍，这颗芯片性能“碾压”目前的Flash闪存技术，首次实现了混合架构的工程化。依托前期完成的研究成果与集成工作，此次打造出的芯片已成功流片。
基于CMOS电路控制二维存储核心的全片测试支持8-bit指令操作，32-bit高速并行操作与随机寻址，良率高达94.34%。
论文题目为《全功能二(er)维(wei)-硅基混合架构闪存芯片(pian)》。复旦(dan)大学(xue)集(ji)成电路(lu)与微纳(na)电子(zi)创新(xin)学(xue)院、集(ji)成芯片(pian)与系统全国(guo)重点实验室(shi)研(yan)究员刘(liu)春森和教授周鹏(peng)为论文通(tong)讯作者(zhe)，刘(liu)春森研(yan)究员和博(bo)士生江勇波、沈伯(bo)佥、袁晟超、曹(cao)振远(yuan)为论文第一作者(zhe)。
论文链接(jie)：//www.nature.com/articles/s41586-025-09621-8
这是时隔半年，继(ji)“破晓（PoX）”皮秒闪存器件问世后，复旦大学在(zai)二维电(dian)子器件工程(cheng)化领域再获(huo)得(de)的一项里程(cheng)碑式(shi)突破。
今(jin)年4月，周鹏-刘(liu)春森(sen)团队于Nature期刊(kan)提(ti)出“破(po)晓(xiao)”二(er)维闪存原型器件(jian)，实现了400皮秒超(chao)高速非易失存储，是(shi)迄今(jin)最快的(de)半(ban)导体电荷存储技术，为打破(po)算力发(fa)展困境提(ti)供了底(di)层原理。
其团队研发的“长缨（CY-01）”架构将二维超快闪存器件“破晓（PoX）”与成熟硅基CMOS工艺深(shen)度融合(he)，研发出一款(kuan)基于原子级器件到芯(xin)片（ATOM2CHIP）技术(shu)实(shi)现的(de)全功能二维NOR闪存芯(xin)片。
▲二维-硅基混合(he)架构(gou)闪存芯(xin)片光学显微镜(jing)照(zhao)片（图源：复旦大(da)学）
根据论文(wen)，二维材料扩展了硅(gui)技术(shu)器件可扩展能(neng)力，并推动器件机制的(de)根本性创新。尽管二维材料集(ji)成或2D-CMOS混合集(ji)成方面已取得显著进展，但(dan)迄今仍(reng)缺乏一种能(neng)够将(jiang)器件优(you)势真正转化为实(shi)际应用的(de)完整系统。
当前(qian)二(er)维半导体尚无法实现与(yu)(yu)先进硅(gui)技术(shu)相媲美的(de)逻辑(ji)电(dian)路性能。因此，将二(er)维电(dian)子(zi)学与(yu)(yu)成熟的(de)硅(gui)CMOS逻辑(ji)电(dian)路相结合，是充(chong)分发挥二(er)维电(dian)子(zi)学系统级优势的(de)一条(tiao)极具前(qian)景的(de)路径(jing)。
相关前沿(yan)研究主要集中在将二维材料与CMOS工艺结(jie)合，以提升器件(jian)性能。尚缺乏将二维器件(jian)概念的(de)优(you)势(shi)移植到系(xi)统中的(de)核(he)心(xin)技术，而开发这样一套系(xi)统化流(liu)程(cheng)与设(she)计方法论，需要涵盖从平面(mian)集成、三维架构，直至芯片封装(zhuang)的(de)全栈式片上工艺，并需实现(xian)跨平台的(de)系(xi)统设(she)计。
“存储器(qi)是二维电(dian)子器(qi)件最有可能(neng)首(shou)个产业(ye)化的(de)(de)器(qi)件类型。因为它对材料质(zhi)量和(he)工艺制造没有提(ti)出(chu)更高要求，而且能(neng)够达到的(de)(de)性(xing)能(neng)指标远超现在(zai)的(de)(de)产业(ye)化技术，可能(neng)会产生(sheng)一些颠(dian)覆性(xing)的(de)(de)应用(yong)场景。”在(zai)存储器(qi)领(ling)域深耕多年的(de)(de)周(zhou)鹏认为。
当前(qian)，市场中的大部分集成(cheng)电路芯(xin)片均使用CMOS技(ji)(ji)术(shu)制造，产(chan)业链较为成(cheng)熟。团队判断，如果要加快(kuai)(kuai)新技(ji)(ji)术(shu)孵化，就要将二维超快(kuai)(kuai)闪存器件充(chong)分融入CMOS传统(tong)半导体产(chan)线，而这也能为CMOS技(ji)(ji)术(shu)带来突破。
“从第一(yi)(yi)个原型晶体(ti)管到第一(yi)(yi)款CPU花了大约24年，而我们通过把(ba)先进技术融入工业界(jie)现有的CMOS产线，这一(yi)(yi)原本需要数十年的积累过程被大幅(fu)压缩，未来可以进一(yi)(yi)步(bu)加速探索颠覆(fu)性(xing)应用。”刘春(chun)森(sen)总结。
团队前期经历(li)了(le)5年(nian)的(de)(de)探索(suo)试错(cuo)，在(zai)单个器件、集(ji)(ji)成(cheng)工(gong)艺等多点协(xie)同(tong)攻(gong)关。其第一项集(ji)(ji)成(cheng)工(gong)作(zuo)发表于2024年(nian)的(de)(de)Nature Electronics，在(zai)最理(li)想的(de)(de)原生衬(chen)(chen)底(di)上(shang)(shang)实现了(le)二维良率的(de)(de)突(tu)破(po)，这为(wei)在(zai)真实复(fu)杂(za)的(de)(de)CMOS衬(chen)(chen)底(di)上(shang)(shang)解(jie)决问(wen)题奠定了(le)基(ji)础。
▲二维-硅(gui)基混合架构闪存(cun)芯片(pian)透(tou)射电子显(xian)微镜照片(pian)（图源：复旦大学(xue)）
如(ru)何(he)将二维材料(liao)与CMOS集成又不破坏其(qi)性能，是(shi)需要攻克的核心难题。
CMOS电路表(biao)面有很多元(yuan)件，而(er)二维(wei)半导体材(cai)(cai)料厚度仅(jin)有1-3个原子，如(ru)果直接将二维(wei)材(cai)(cai)料铺(pu)在CMOS电路上，材(cai)(cai)料很容易(yi)破裂。
“就好比我们从太空看上(shang)海，似乎很平(ping)坦，但这个城(cheng)(cheng)市内部其实有400多米、100多米或(huo)者几十米高度(du)不(bu)等的建筑(zhu)。如(ru)果铺一(yi)张薄(bo)膜(mo)在城(cheng)(cheng)市上(shang)方，膜(mo)本身就会不(bu)平(ping)整。”周鹏形象比喻(yu)道。
因此，全世界(jie)的二维(wei)(wei)半(ban)导体(ti)研究者目前只能在极为平(ping)整的原生(sheng)衬底上加工材料。一种解决思路是将CMOS的衬底“磨平(ping)”以适应二维(wei)(wei)材料，但要(yao)实现原子级平(ping)整并不现实。
周鹏-刘春森团队决定从本身就具有一(yi)定柔性(xing)的二(er)维(wei)材料入手(shou)，通(tong)过(guo)模块化的集成(cheng)方案，先将二(er)维(wei)存储电(dian)(dian)路与成(cheng)熟CMOS电(dian)(dian)路分(fen)离制(zhi)造，再与CMOS控制(zhi)电(dian)(dian)路通(tong)过(guo)高密度单片互连技(ji)术(shu)（微米尺度通(tong)孔）实现完整(zheng)芯(xin)片集成(cheng)。
这项核心工艺的创新，实现了在原子尺度上让二维材料和CMOS衬底的紧密贴合，最终实现超过94%的芯片良率。
此外，所制备的二维(wei)闪存单(dan)元支持20纳(na)秒快速操作，且(qie)单(dan)比特能耗低至(zhi)0.644皮焦耳。
团队进一步提出了跨平台系统设计方法论，包含二维-CMOS电路协同设计、二维-CMOS跨平台接口设计等，并将这一系统集成框架命名为“长缨（CY-01）架构”。
其(qi)跨平台(tai)系统设(she)计(ji)支持(chi)二维NOR闪存(cun)芯片(pian)的指令驱动型工作模式(shi)，具备(bei)32位并(bing)行处理能(neng)力(li)和随机访问功能(neng)。
这些特(te)性已(yi)通(tong)过(guo)芯片测(ce)试(shi)得到验证(zheng)：测(ce)试(shi)时(shi)钟频率设定为5MHz，编程脉(mai)冲则被优(you)化为2.5个(ge)时(shi)钟周(zhou)期。
该方(fang)法为新(xin)兴(xing)机制驱动的二维电子器件与成熟CMOS平台之间的兼(jian)容性(xing)提供了可靠保障。
团(tuan)队相信，这些系(xi)统(tong)级成(cheng)果(guo)标(biao)志着将二维电子(zi)技术的(de)(de)优势拓展至实际应用领(ling)域的(de)(de)重要(yao)里(li)程碑(bei)。
下一步，周鹏-刘春森团队计划建立实验基地，与相关机构合作，建立自主主导的工程化项目，并计划用3-5年时间将项目集成到兆量级水平，期间产(chan)生(sheng)的知识产(chan)权(quan)(quan)和IP可授权(quan)(quan)给合作企业。
展望未来，该团队期待该技术颠覆传统存储器体系，让通用型存储器取代多级分层存储架构，为(wei)人工智能、大(da)数(shu)据等前沿领域(yu)提供更高速、更低能耗(hao)的(de)数(shu)据支(zhi)撑，让二维闪存(cun)成为(wei)AI时(shi)代的(de)标准存(cun)储方(fang)案。
